Hallo,

den NKC gibt es ja mit verschiedenen CPUs. Wie sieht das mit der Phasenlage des Systemtakts bei verschiedenen CPUs aus?

Beim Z80 beginnt /RD mit der fallenden und endet mit der steigenden Flanke des Takts und dauert 1,5 Zyklen. Gibt es Peripheriebausteine, die das genau so brauchen? Oder ist die Beziehung zwischen /RD und PHI egal?

Soweit ich weiß, werden beim NKC keine Z80/8080 Peripheriebausteine verwendet. Ist das vielleicht aus genau diesem Grund der Fall?

Michael

Hallo Michael,
beim MC Computer werden Z80 Sio und Z80 Pio benutzt und der ist mit dem NKC von Rolf Dieter Klein parallel entwickelt worden! Was hast du denn vor?
Gruß
Hans- Werner

-----------------------
Ob 8bit oder 16 oder 32 ist doch egal, Haupsache selbstgebaut!

Moin Moin,

ich hab "damals" für meinen Vollausbau-Z80 ne Platine mit Z80-PIO und Z80-CTC gebaut. Das lief alles problemlos

Ob die Perpheriebausteine nun genau das Timing des Z80 brauchen, weiss ich nicht. Aber, wird bei den I/O-Zugriffen von Z80 nicht noch ein automatischer Wait-Zyklus eingefügt (muss noch mal das Datenblatt studieren).

Auf alle Fälle sind die Baugruppen des NKCs so ausgelegt, dass sie auch problemlos mit den 68k-CPUs zusammenarbeiten.

-----------------------
Gruß
-=jens=-

Zitat: Auf alle Fälle sind die Baugruppen des NKCs so ausgelegt, dass sie auch problemlos mit den 68k-CPUs zusammenarbeiten.

Ist die Phasenlage des Takts (auf dem Bus) bei den 68k-CPUs dann auch so wie beschrieben? Die Länge könnte in der Tat aufgrund von Wait-Zyklen variieren - die strecken doch alles nur, nicht wahr? Ich habe es mir ewig nicht mehr angesehen und auch kein Datenblatt eines Z80 zur Hand.

Sehe ich es recht, dass noch keiner Z80-Peripherie mit 68k CPU betrieben hat?

Ich frage, weil ich einen eigenen SBC mit ECB-Anschluss bauen möchte, der keinen Z80 benutzt, und wo der Takt halt anders liegt. Es wäre schön, wenn ich mir eine Invertierung sparen könnte, zumal HCT nicht gerade mit kurzen Delays glänzt.

Zusatzfrage: Wie wird der Takt getrieben? Bei 2 MHz ist das alles noch egal und TTL langt, bei 4 oder mehr soll laut Handbuch eine Transistorschaltung o.ä. benutzt werden, um den Takt niederomiger bereitzustellen. Speziell Z80 Peripherie kann da wohl sehr anspruchsvoll sein, bei anderen Systemen sah ich sowas noch nie.

Ein Kollege hat mir übrigens verraten, warum man bei manchen CPUs einen Widerstand von 47 oder 100 Ohm in der Taktleitung von der CPU sieht: Damit der Ausgang der CPU bei Flanken nicht überlastet wird. Wir hatten uns da beim CPU-Design von cerker68k mal drüber gewundert.

Michael

Moin Moin,

nun zur Phasenlage kann ich dir immer noch nichts sagen aber..

Es gibt ein paar weitere Probleme beim Einsatz von Z80-Peripheriebausteinen.
1. Die Taktfrequenz: Standardbausteine laufen nur mit 2MHz, die A-Variante mit 4 und die B-Variante mit 6MHz (die CMOS-Varianten kenn ich nicht so genau). Mein langsamster 68008 läuft aber schon mit 8MHz
Von daher habe ich meine erweiterte IOE-Platine (mit Z80PIO und Z80CTC) nie am 68000er betrieben.

2. Das M1-Signal: über dieses Z80 spezifische Signal wird die Interruptsteuerung abgewickelt. Von daher kann man Z80-Peripheriebausteine (die meist nur den Interruptmodus 2 kennen) mit anderen Prozessoren nur im Pollingmodus betreiben. Das ist gerade bei Timern ziemlich blödsinnig

Als Clock-Treiber wir bei den orginal NKC-CPUs eine Oszillatorschaltung mit dem 7404 (nicht LS!!!) verwendet, von daher ist die recht kräftig. Ich verwende seit langer Zeit nur noch Quarzoszillator-Bausteine, damit habe ich eigentlich keine Probleme.

-----------------------
Gruß
-=jens=-

Die CMOS-Versionen gehen bis 10 MHz, meine ich. Ich weiß aber nicht, ob es die auch als DIL40 gibt.

Ich hatte total vergessen, dass die Bausteine nur IM2 können, stimmt! In der mc gab es in den 80ern mal eine Schaltung, wie man IM2 am 68000 benutzen kann, um Z80-SIOs anzusprechen, aber ich habe die Details vergessen. Man muss zum einen RETI signalisieren, zum anderen halt den Vektor einlesen. Ich meine, das ging mit sehr wenig Aufwand.

Andrew Lynch (N8VEM) legt gar kein Clock-Signal auf den Bus und möchte den Takt auf I/O-Karten lokal generieren. Ich denke, damit wissen wir dann recht bald, ob die Phasenlage wichtig ist.

Michael

Wenn wir schon einmal dabei sind:
Gibt es Erfahrungswerte, wie hoch man einen NKC bzw. ECB Bus takten kann?

Persönlich habe ich keine Erfahrung damit, aber was man so hört, ist bei um die 10 MHz Schluss, und dafür muss die Backplane schon eine gute Qualität haben.

Sicher hängt es viel von der Größe der Backplane ab. Ich weiß nicht, ob es terminierte Backplanes gibt; gesehen habe ich noch keine.

Bei den alten TTL bzw. den LS-TTL Chips habe ich weniger Sorgen, als wenn alles in CMOS aufgebaut wird. Ich habe nicht schlecht gestaunt, dass man sich bei reiner CMOS-Technik mit unter 10cm eng parallel verlegtem Schaltdraht schon Übersprechen einhandeln kann. Andererseits ist der geringe Stromverbrauch von CMOS natürlich sehr angenehm.

Michael