Moin Moin,

da es in unserer kleinen Communitie wohl doch ein paar parallel Entwicklungen bei Hardwarecomponenten gibt, halte ich es für sinnvoll, dass wir uns hier darüber austauchen/abstimmen.

Ich mach mal den Anfang:
Ganz oben bei mir auf der Liste steht eine GDP mit VGA-Anschluss. Es wird sich dabei aus einer Kombination eines CPLDs und eines Atmels handeln und soll im Endausbau voll kompatiebel zur GDP64 evtl. GDP64HS werden.
Derzeitiger Stand ist, ich bekomme ein Bild auf den Monitor Sprich das timming des CPLDs stimmt.

-----------------------
Gruß
-=jens=-

Moin moin,

ich mach glein mal weiter:
z.Z. arbeite ich an der Fertigstellung des Projektes KEY4-Baugruppe = Anschluß eines PS/2-Desktops (Tastatur und Maus) an den NKC. Ich denke, daß ich nächste Woche damit fertig werde. Handbuch ist schon in Arbeit.
Danach wird eine Ramdisk mit 2MB als I/O-Baugruppe oder eine SER-Baugruppe mit 2 Kanälen zu 115kBaud auf Basis des 88C681 in Angriff genommen. Dazu bräuchte ich eben Infos zu der "Phantom"-Baugruppe SER2.

mfg. Gerald

Moin Moin,

bitte nicht wundern, ich hab den Tread etwas aufgeräumt
Die restlichen Beiträge sind jetzt hier zu finden.

-----------------------
Gruß
-=jens=-

Hallo,

zum Thema GDP64HS mit VGA Anschluss kann ich möglicherweise etwas beitragen. Und zwar arbeite ich seit einiger Zeit an einem Nachbau der GDP64HS in VHDL.
Der GDP9366 ist derzeit schon zu ca. 80% fertig.
- Command Decoder funktioniert und ist getestet.
- Vektor-Engine funktioniert und ist getestet.
- Character-Engine ist noch nicht ganz fertig.
- VGA-Engine (generieren des VGA-kompatiblen Signals) fehlt noch.

Als VRAM-Interface verwende ich ein FPGA-externes 8 bit breites SRAM. Mein Ziel ist es nicht den GDP pinkompatibel nachzubauen sondern nur funktionskompatibel. (Das aufwendige DRAM-Interface des Originals habe ich nicht nachgebaut, sondern durch ein einfacheres SRAM-Interface ersetzt).
Mit einem entsprechenden schnellen SRAM schafft mein Core bei gleicher Taktfrequenz (14 MHz) ca. die 2-3 fache Zeichengeschwindigkeit wie das Original.

Mein längerfristiges Ziel ist einen "Single-Chip" NDR Computer. Zumindest mit dem Z80 ist dies durchaus realistisch (Z80 Core habe ich schon von OpenCores).

MfG.
Andreas

Hallo Andreas,

bisher hab ich mich nicht an FPGAs rangetraut Da mir VHDL irgendwie ein graus ist

Welchen FPGA verwendes du? Vielleicht spring ich auch mal auf diesen Zug auf

Bei mir sah die Planung so aus: Timming und Co. macht ein CPLD, die Grafik- und Charakterfunktionen sollte ein Atmel liefern.

-----------------------
Gruß
-=jens=-

Hallo,

ich arbeite beim GDP-Projekt mit einem Altera Cyclone FPGA (EP1C12).
Wenn man nur die GDP64HS betrachtet dann wird sicherlich ein sehr kleiner FPGA (wenn nicht sogar ein grösserer CPLD) ausreichen. Genauere Flächenangaben kann ich machen wenn alle Blöcke mal relativ fertig sind.

Bei meiner Lösung macht alles der FPGA. Die Auslagerung der komplexeren Befehle in einen AVR erschien mir performancetechnisch relativ ungünstig. Und einen Bresenham Linienalgorithmus in VHDL habe ich von einem meiner älteren Projekte "re-usen" können. Der Bresenham kann z.B. in jedem Takt einen neuen Pixel berechnen. Nur meine VRAM-Implementierung benötigt zwei Takte zum schreiben des Pixels (Read - modify - write), da der Speicher 8 bit (8 pixels) breit ist. Weiters kann mein GDP nicht nur in der horiz. und vertik. Austastlücke zeichnen wie das original sondern immer (egal ob Bilddarstellung ein oder ausgeschaltet ist), da mein Speicherinterface sehr viel schneller ist als das Original. Dadurch wird auch die Zeichengeschwindigkeit viel höher.
Nur mit dem Charakerfunktionen bin ich noch nicht fertig.

MfG.
Andreas

Hallo Andreas,

das hört sich doch schon sehr gut an
Mit welcher Bildschirmauflösung arbeitest du?
Ich hab bei mir 800x600 Pixel mit 60Hz gewählt, wobei ein Fenster von 512x512 Pixeln mittig benutzt wird (jede Zeile wird alledings 2 mal ausgegeben um auf 512x256 zu kommen).
Mit dieser kombi läuft das ganze absolut problemlos auch auf TFT Monitoren
Mit deinen 2 Takten beim Read-Modify-Write kann ich allerdings nicht mithalten, da braucht mein 20MHz Atmel 6 Taktzyklen
Vielleicht ist deine Variante doch um einiges besser wie meine
Lass hören wenn da etwas mehr läuft.

-----------------------
Gruß
-=jens=-

Hallo,

ich hatte an VGA-Auflösung (25 MHz Pixeltakt) gedacht um die 512 x 256 darzustellen. Aber wie gesagt dieser Teil ist noch nicht implementiert. Aber Deine 800x600 erscheinen mir sinnvoller. Vielleicht könnten wir uns hierbei etwas synchronisieren um Redundanzen vermeiden.
Welchen Pixeltakt verwendest Du (40 MHz) ?
Meine maximale Taktfrequenz ist derzeit 50 MHz für das ganze Design.
Der verwendete SRAM hat 10 ns (100 MHz) Zugriffszeit, hat also jede Menge Bandbreite sollte dies erforderlich sein (gleichzeitiges darstellen eines Bildes und schreiben ins VRAM ohne Performaceeinbussen).

PS. Ich werde meine Lösung natürlich freigeben sobald diese einigermassen fertig ist.

MfG.
Andreas

Ach ja,
was mir bisher noch fehlt ist der Character-ROM-Inhalt. Wenn Du schon einen zum GDP9366 kompatiblen 5x8 Font besitzt dann würde mir das sehr viel Zeit sparen.
=> Ich werde daraus einen FPGA-internen ROM machen.

MfG.
Andreas

Moin Moin,

hier mal mein Timming:

Horizontal (Pixel):
Front Porch 40
Sync 128
Back Porch 88
Vorlauf 144
Aktiv 512
Nachlauf 144
Gesamt 1056

Vertikal (Linien):
Front Porch 1
Sync 4
Back Porch 23
Vorlauf 44
Aktiv 512
Nachlauf 44
Gesamt 628

Der Takt ist 40MHz, die Zählung der Pixel und der Linien beginne ich immer beim Aktiv (Bild), dadurch habe ich automatisch die richtige Adresse fürs RAM. Ach ja, ich gebe jede Linie im Aktiv-Bereich 2 mal aus, dadurch komme ich dann auf die 512x256 Pixel.
Dieses Timming entspricht exakt dem SVGA2 Timming und damit kommt eigentlich jeder Monitor klar. Bei deiner Variante würde es warscheinlich nur bei Röhren-Monitoren funktionieren.

Hmm, das Charakter-ROM hab ich leider nicht

-----------------------
Gruß
-=jens=-

Hallo,

schaut gut aus. Dieses Timing werde ich dann übernehmen.
Wie ist eigentlich der Status bei Deinem Projekt ?

MfG.
Andreas

Moin Moin,

nun der aktuelle Status ist: es liegt in der Ecke
Ich hatte in letzter Zeit fast keine Zeit/Lust daran weiterzuarbeiten

Allerdings ist der CPLD fast fertig, nur die Anbindung des µCs ist noch nicht gut. Für den µC fehlt mir praktisch noch alles.

-----------------------
Gruß
-=jens=-

Hallo,
ich denke ihr solltet zusammenarbeiten... vielleicht kommt dann eine gute Lösung heraus...
Gruß
Hans- Werner

-----------------------
Ob 8bit oder 16 oder 32 ist doch egal, Haupsache selbstgebaut!

Hallo,

eine Zusammenarbeit halte ich auf jeden Fall für sinnvoll.

@Jens: wie hast Du die CPLD-Logik für die Bilddarstellung gemacht ? Vielleicht kann ich davon was wiederverwenden für mein GDP-Design.

MfG.
Andreas

Moin Moin,

zusammenarbeit ist gut

Ich hab meine(n) CPLD(s) mit Schaltplänen programmiert (das kann ich wenigstens). Ich glaub nicht, dass du davon viel nutzen kannst.
Mal sehen evtl. bekomme ich das Charakter-ROM

-----------------------
Gruß
-=jens=-

Hallo,

das VHDL-Design der GDP64HS ist fertig.
Die Simulationsergebnisse der Grafiktests sind einwandfrei.
Der schwierigere Teil ist nun eine Platine dafür zu entwerfen. Vielleicht hat jemand Lust hierbei mitzuarbeiten, denn Platinendesign ist nicht so meine Stärke.

MfG.
Andreas

denn Platinendesign ist nicht so meine Stärke.

hihi , kenn ich ...
Bei meiner Uhr ist es auch so ..
Schaltung fertig , testlauf okai (z80)
die testplatine ist leider Abgeraucht (hatte sie auf einem gedrehten BUS falsch gesteckt und ein BUS (gefädelt) ist abgeraucht)
aber das Platinenlayout ist ner mein ding.

-----------------------
:: 32 Bit sind 24 Bit zu viel :: Es sei denn es ist Linux drauf ^^

Moin moin,

ein Platinenlayout kann ich machen. Ich bäuchte dann aber einen Schaltplan; Entwurf reicht. Die Herstellung von Prototypenplatinen könnte danach Hans-Werner vielleicht organisieren.

mfg. Gerald

Hallo Leute,
am besten wäre schon einmal ein Schaltbild.... evtl kann ich dann einen Kollegen dazu bewegen uns das zu layouten...
@Gerald.. ich hab noch keine Rückmeldung ob das mit deinen Gerberdateien hinhaut.. die PDF Datei ist nicht so dolle..
vielleicht solltest du auf Eagle umschwenken....
Gruß
Hans- Werner

-----------------------
Ob 8bit oder 16 oder 32 ist doch egal, Haupsache selbstgebaut!

Hallo Hans-Werner,

habe Dir das Layout als Gerberdaten gestern geschickt. Klappt das ?

mfg. Gerald