Hallo,

ich werde mal einen Schaltplan mit Eagle dafür zeichnen.
Dies kann aber etwas dauern.
Zur Vorabinfo bezüglich Komplexität der Platine:
Ich werde einen Lattice FPGA (LFXP3, http://www.latticesemi.com/products/fpga/xp/index.cfm) im TQFP-100 Gehäuse einsetzen. Dieser ist durch die GDP64HS zu ca. 50% ausgelastet, es sind also noch genug Reserven für ev. Erweiterungen (Farbe, andere Peripherals, etc).
Ausser dem FPGA sind nur mehr ein stat. SRAM (mind. 64kx8, Zugriffszeit <= 25 ns), 40 MHz Oszillator, Levelshifter (3,3V <-> 5V) zwischen diesem und dem Bus (da der FPGA NICHT 5V aware ist), sowie die VGA-Buchse nochtwendig.
Als Stromversorgung benötigt der FPGA 3,3V und 1,2V (Spannungsregler notwendig).

MfG.
Andreas

@Andi Wie werden die Dinger denn programmiert?? oder willst du das alles machen?
@Gerald... wenn es mir wieder besser geht...

-----------------------
Ob 8bit oder 16 oder 32 ist doch egal, Haupsache selbstgebaut!

Hallo,

programmiert werden die Lattice XP-FPGAs via JTAG.
Dazu braucht man eine einfache Schaltung am Parallelport (ähnlich wie beim IDE-CPLD). Dies braucht nur 1x geschehen. Der FPGA speichert die Konfiguration im internen Flash. Die notwendige Software erhält man gratis von der Lattice-Homepage (ispVM).
Die benötigte Konfiguration (Bitfile) erstelle ich mittels der Synthese aus dem (schon fertigen) VHDL-Code. Wenn jemand die neue GDP64 nachbauen will muss er sich auch ein Downloadkabel nachbauen (oder ausleihen).

MfG.
Andreas

Moin Moin,

mal ne Frage: wo bekommt man den LFXP3??? Ich hab den noch in keinem Shop gefunden

-----------------------
Gruß
-=jens=-

@Andi bring mal alles zusammen....auch das jtag Interface (Schaltbild genügt)und wir werden sehen ob das so realisierbar ist....
Gruß
Hans-Werner

-----------------------
Ob 8bit oder 16 oder 32 ist doch egal, Haupsache selbstgebaut!

Hallo,

den LFXP3 bekommst Du z.B. bei Farnell.
Übrigens bei mir auf dem FPGA Board (Elektor FPGA Board) läuft schon ein Z80 NKC-System.
- Z80 CPU mit 4 MHz und GP2.0 + 8k RAM
- GDP64HS
- Key (über UART von PC)
alles in einem Chip (Altera Cyclone)

Bezüglich der Platine sollten wir nichts überstürzen. Ich teste sowieso das ganze mal auf meinem FPGA Board bis alle Bugs raus sind. Danach sehen wir weiter.

MfG.
Andreas

Hallo,

ich hab mal einen Schaltplan für die FPGA-Platine entworfen (http://members.aon.at/andreas.voggeneder/Lattice/schaltplan.pdf).
Ich habe vor damit nicht nur die GDP64 zu ersetzen, sondern auch zumindest die Tastatur und Maus-Baugruppen, sowie die RS232. Die neue Key4 in den FPGA zu integrieren ist auf jeden Fall kein Problem (bis auf das mit den programmierbaren Funktionstasten).

Die VGA-Ansteuerung wurde schon auf Farben hin ausgelegt (6 bit = 64 Farben), da ich die GDP64 später auf Farben erweitern will.
Bzw. will ich später auch die COL256 in VHDL nachbauen, dann braucht man Farbe.

Der Schaltplan für den benötigten JTAG-Programmer ist unter http://members.aon.at/andreas.voggeneder/Lattice/DownloadCable_Schematic.pdf

MfG.
Andreas
MfG

Hallo Andi
bleibt die Frage in welchem Gehäuse der Chip zu bekommen ist, denn für die wenigsten unter uns wird soetwas zu fertigen sein. Hast du den Schaltplan in Eagle gemacht? ist das die endgültige Version? dann schick mal das .sch file (auch von jtag interface)per Mail... ist einfacher davon eine Platine zu machen.
Gruß
Hans- Werner

-----------------------
Ob 8bit oder 16 oder 32 ist doch egal, Haupsache selbstgebaut!

Hallo,

ich hab den Eagle-Schaltplan unter http://members.aon.at/andreas.voggeneder/Lattice/gdp.sch gestellt. Der FPGA kommt im PQFP144 Gehäuse daher (0.5mm Pinabstand)
Das Eagle-Projekt zum JTAG-Kabel ist ebenfalls auf meiner HP (http://members.aon.at/andreas.voggeneder/Lattice/DownloadCable.zip)

Weiters habe ich auch den VHDL-Source des GDPs reingestellt (http://members.aon.at/andreas.voggeneder/NKC/gdp.zip)
=> Für den Fall dass jemand daran Interesse hat.

PS. Am FDC 1797 bin ich auch schon dran. Ich bin Zuversichtlich dass es hierfür auch bald eine VHDL-Lösung geben wird.

MfG.
Andreas

Hallo Andi,
komm mal wieder in Richtung Bastelprojekte zurück...
Deinen Tausendfüssler wird kein Bastler schaffen.....
Siehst du eine Möglichkeit Chips zu nutzen welche wir auch gelötet kriegen??? oder in eine Fassung passen??
Gruß
Hans- Werner

-----------------------
Ob 8bit oder 16 oder 32 ist doch egal, Haupsache selbstgebaut!

Moin moin,

Richtig, Hans-Werner, der NKC ist ein Projekt, das mit einem normalen Lötkolben machbar sein muß.
Leider sind FPGAs bestenfalls in TQFP-Gehäusen lieferbar (Pinabstand 0,7/0,8 mm). Das ist die absolute Obergrenze. Die Platinenherstellung nach deinen Vorgaben und in Fädeltechnik mit viel Geduld und ruhiger Hand sind damit gerade noch machbar. Bei PQFP- oder VQFP-Gehäusen ist der Pinabstand zu klein und für mich nicht mehr auf eine Platine zu bringen.

mfg. Gerald

Moin Moin,

ich seh schon ich muss meine GDP wieder aus der Mottenkiste holen

PLCC und DIP sind wohl doch etwas einfacher

-----------------------
Gruß
-=jens=-

@Jens wenn Andi einen Chip mit einer vernünftigen Bauform benutzt gehts ja.... deine Bauform der PLCC ist gut löt- und ätzbar! Aber was Andi da angibt ist zu abgehoben! Es sei denn wir bekommen 50 Stück hin, dann kann man die Dinger gleich mit auf die Platine löten lassen (ca 2000 Euro für 50 Stk.) Also auch kein Schnäppchen denn Material kommt noch dazu!!
Mögen meine GDP's noch lange laufen.....
Gruß Hans- Werner

-----------------------
Ob 8bit oder 16 oder 32 ist doch egal, Haupsache selbstgebaut!

Moin moin,

ich habe mal ein bisschen recherchiert. Scheinbar gibt des keinen FPGA in einer Gehäuseform, die wir noch verarbeiten können. Der größte Pinabstand ist immer 0.5 mm, sowohl bei Xilinx als auch bei Lattice und Altera.
Schade.

mfg. Gerald

Hallo,

bei allen Nachteilen die ein FPGA beim selberlöten hat sind die Vorteile auch nicht von der Hand zu weisen.
Man könnte alle Baugruppen, bis auf 68000 CPU und Speicher, ohne Probleme in den FPGA integrieren. Ich habe auch schon fertige und getestete VHDL-Cores von Z80 CPU (40 MHz !), GDP64HS und Key. Für FLO2 und Sound habe ich fertige Lösungen (fertige VHDL-Cores aus dem Internet), der Test ist allerdings noch ausständig. Alle anderen Baugruppen sind technisch überhaupt kein Problem (TTL-Gräber sind in VHDL ein Klacks, schwieriger sind nur "Spezialbausteine" ).
=> Man könnte also mit einer FPGA-Baugruppe nahezu ALLE bestehenden Baugruppen ersetzen mit dem grossen Vorteil der Flexibilität dass neue Baugruppen oder Änderungen jederzeit durch umprogrammieren des FPGAs gemacht werden können.
Weiters wären mit einem FPGA z.B. SDRAM bzw. DDR-Ram oder Ethernet ohne Probleme möglich.
Das Ziel meines (privaten) Projektes ist wie gesagt ein "single-chip NKC".

Eine Möglichkeit wäre auf der FPGA-Baugruppe ein fertiges FPGA-Coreboard (ähnlich wie einen grossen IC) einzusetzen. Diese FPGA-Boards gibt es fertig zu kaufen (z.B. Elektor-Board oder Cyclone-FPGA-Board von Jop http://www.jopdesign.com/cyclone/index.jsp). Das Problem ist nur der Preis. Aber vielleicht finde ich noch ein günstiges Board.

MfG.
Andreas

@Andi, ich hab mir das schon genau angeschaut, mal abgesehen davon das mit diesen Bausteinen eine Menge machbar ist.... wir löten hier auf dem handwerklichen Bereich. Wer gib schon für so eine Entwicklungsumgebeung 300 Euro aus um evtl. einen NKC zu bauen...ist irgendwie nicht mehr dasselbe.... Wenn du eine Alternative findest welche sich auch ohne weiteres in bestehende Systeme passt und ...sagen wir mal die 30 Euro nicht übersteigt, dann wirds auch was!! Ich finde es toll, das du das alles hinbekommst,aber ob irgendjemand das dann nachbaut.....
Gruß
Hans- Werner

-----------------------
Ob 8bit oder 16 oder 32 ist doch egal, Haupsache selbstgebaut!

Moin moin,

ich habe mich mal bei den Elekronikern in meiner Firma bezüglich Handlöten von TQFP/PQFP-Gehäusen mit 0,5 mm Pinabstand nachgefragt. Sie haben mir auch gleich gezeigt wie's geht: die Platine ordentlich mit Flußmittel einschmieren, Hohlkehllötspritze benutzen und mit einem Zug über alle Pins fahren, nachdem man das IC mit zwei Pins angeheftet hat. In nicht mal 5 Minuten war das IC 100%ig auf eine Adapterplatine gelötet. Technisch sehe ich jetzt keine Probleme mehr andi's FPGA-GDP64HS nachzubauen. Allerdings habe ich noch ein Beschaffungsproblem mit den Speicherbausteinen. Kann mir jemand helfen ?

@andi: ich werde die Baugruppe nachbauen, sobald ich alle nötigen Teile zusammen habe.

mfg. Gerald

Hallo,

cool dass Du die Platine machen willst
Bei der Wahl eines geeigneten Speicherbausteins hast Du relativ viel Freiheitsgrade.
Z.B. der CY7C1009/CY7C109 (128kx8 SRAM, 15 ns). Erhältlich bei RS-Components (Best.Nr. 330-6913, Preis 4,84 €) oder Farnell (Best.Nr. 8911525, Preis 3,60 €).
Da alle SRAMs die selbe Pinbelegung haben ist beim erstellen des Layouts der genaue Typ nicht so kritisch.
Du kannst aber auch zwei 32kx8 SRAMs einsetzen.
Die Zugriffszeit sollte idealerweise <= 15 ns sein. Sollte aber was für langsamere SRAMS sprechen (Preis etc.) dann können problemlos auch solche mit bis zu 55ns Zugriffszeit verwendet werden. Die Umstellung im VHDL-Code ist relativ einfach.
=> Die schnellen Bausteine will ich damit für spätere Farberweiterungen und ev. höhere Auflösungen genug Bandbreite zur Verfügung steht.


Wenn Du mit dem Layout beginnst dann schreib mir vorher noch ein E-Mail. Ich sag Dir dann welche Freiheiten Du hast bezüglich der Pinbelegung beim FPGA.

MfG.
Andreas

Hallo,

Das Problem der Unlötbarkeit lässt sich möglicherweise durch einen geeigneten Adapter lösen. Siehe zum Beispiel unter www.schmartboard.com. Leider führt der deutsche Distributor(ELV) offenbar nicht den PQFP144-Adapter.

Wenn das Produkt hält was die Werbung verspricht, wären wir um einige Sorgen ärmer, zumal, wenn ich es recht verstanden habe (s.u.) die Schaltung ja im Wesentlichen nur aus dem FPGA besteht und der Rest ja durchaus fädelber sein müsste. Hat jemand Erfahrungen mit diesem oder einen ähnlichen Produkt?

@andi
Ich kann von den drei ins Web gestellten Dateien nur DownloadCable.zip runterladen, würde aber gerne mal einen Blick auf den Schaltplan werfen.

Hallo,

den Schaltplan findest Du unter http://members.aon.at/andreas.voggeneder/Lattice/schaltplan.pdf

Das Layout ist schon im entstehen und wird bald fertig sein.

MfG.
Andreas