Hast Du dann DS0 auf low und DS1 auf high gezogen? Was passiert, wenn eine ungerade Adresse mit DS0 low und DS1 low angefragt wird?

Meines Erachtens ist der letzte Fall etwas, das eher ein NMI auslösen als korrekt gehandhabt werden sollte, weil man sonst einen Addierer im Adresspfad braucht und das kann unmöglich die Intention gewesen sein.

Die RAM-Karte in 8-bit Systemen mit voller Kapazität nutzen zu können ist klasse.

Was die zwei Hälften des Adressbusses angeht, so würde ich auch lieber die Software ändern und 8-bit Hardware mit D0-D7 ansprechen. Das ist halt ein Unterschied zwischen dem alten NKC-Bus und ECB. So viel Software kann das doch eigentlich nicht sein.

Michael

Hi Michael,

im 8Bit System kann ich nur eine Hälfte des Speichers nutzen, Z80 kann eh nur 1MB. In diesem Fall igrnoriere ich DS0(LDS) und DS1(UDS).

Im 16 Bit Mode selektieren LDS und UDS die A0 Leitung der Speicherbausteine wie in der Doku zum 68HC00x angegeben.
Im 8 Bit Mode des 68HC001 "spielt" LDS A0 (über das CPLD).

Im NKC System habe ich die Karte noch nicht im Einsatz, aber ob ich im 8Bit System D0-7 oder D8-15 verwende ist letzten Endes wieder eine Frage des CPLDs (Interpretation).

Torsten H.

Im 8-bit Modus wird also nur D0-D7 benutzt und die Bausteine mit den ungeraden Adressen müsste man nicht bestücken? Das wäre verständlich, weil man sonst ja Multiplexer bräuchte.

Was sagt denn die Dokumentation des 68HC00x so im Groben, wie die Ansteuerung von A0 bei 16 bit läuft? Ich kenne es beim 68k nicht, dass auf Bussen ein A0 existiert und werde nun doch neugierig, wie das generiert wird.

Michael

Die Busbelegung kann geändert werden, ich würde dies aber ungern tun. Dennoch sollte möglichst bald die Spezifikation des hiermit definierten 16bit-NKC-ECB "eingefroren" werden, damit kein Durcheinander entsteht.

Eine Umschaltung auf 8bit halt ich nicht für sinnvoll, dafür gibt es bereits Entwürfe und man kann die 68008er CPU mit einem festeingestellten 68HC001 neu designen. Ich bin allerdings bereit, für die 16bit Karte noch eine Version mit PLCC zu designen (wie gesagt, wenn sie richtig funktioniert).

Das Problem des nicht möglichen Wortzugriffes auf ungerade Adressen ist ein weiterer Grund warum ich von der Verwendung von DS[1:0] abgesehen habe, es bringt einfach kein Vorteile außer höherem Dekodieraufwand, mit der RDH/RDL/WRH/WRL Lösung genügen auf der Peripherieseite 2-3 Logik-ICs vollkommen.

Eine Softwareänderung ist ohnehin notwendig, da ich IDE über 16bit anbinden möchte. Bei günstiger Programmierung ist so ein Datendurchsatz von (rechnerisch) 2-3 MB/s erreichbar(CPU@12.5 MHz mit 0 Waitstates vorausgesetzt).

Die Waitstates lassen sich übringens an den 3 Jumpern unten rechts am CPLD einstellen, es wird eine Dualzahl von 0-7 eingestellt. Ab dem Zeitpunkt wenn der Zustand der DS-Leitungen <> "11" ist, wird ein Zähler, welcher mit OSC (2*CPU-Takt) getaktet wird gestartet und erzeugt nach Ablauf ein DTACK. Der Buszyklus kann jedoch dadurch, das WAIT auf LOW geht künstlich verlängert werden.

Der CPLD-Inhalt funktioniert im Groben, wäre ev. jemand bereit diesen ausgiebiger zu testen? Ich stelle dann hier das gesamte Xilinx-ISE-Projekt online. (Bereits bei dieser recht geringen Komplexität sind nicht alle Testfälle machbar, fürchte ich, aber so ein bisschen kreatives rumspinnen hat noch nie geschadet.)

Gruß,
Christian

Hi,

im 16 Bit Modus gibt es kein A0. Man muss also die Adressletungen auf ein CPLD legen und im 16 Bit Mode sozusagen verschieben (A1->A0) im 8Bit Mode A0->A0.

ZU klären ist noch die Verwendung von D0-7 und D8-15 im 16/8 Bit Modus, da fehlt mir die Übersicht über das NKC System (Gibt es einen Schaltplan der originalen 68000 Karte ?)

Gruss
Torsten

Zitat: Hi, im 16 Bit Modus gibt es kein A0. und im 16 Bit Mode sozusagen verschieben (A1->A0) im 8Bit Mode A0->A0.

Dies entspricht meiner Lösung, und ist IMHO auch das sinnvollste. Es wird ein 16bit Wort angesprochen und mit den Steuersignalen ausgewählt ob das ganze Wort, oder ein bestimmtes Byte gemeint ist.

Zitat: Man muss also die Adressleitungen auf ein CPLD legen ..

Dafür fehlen mir Pins am CPLD, außerdem ist es ein im Vergleich zur Lösung mit 2 verschiedenen CPU Karten zu hoher Aufwand.

Zitat: ZU klären ist noch die Verwendung von D0-7 und D8-15 im 16/8 Bit Modus, da fehlt mir die Übersicht über das NKC System (Gibt es einen Schaltplan der originalen 68000 Karte ?)

Ich habe das Buch von RDK zum 68008/68000. Dort ist ein Schaltplan vorhanden.. ich weiss nicht wie RDK dazu steht, aber wenn es OK geht scanne ich den gerne einmal.

Ich denke aber nachwievor das ein 8/16bit Karte mehr oder weniger Unsinn ist, da man ohnehin das gesamte System auf eine Busbreite auslegen muss, bringt eine Umschaltbarkeit nicht viel.

Gruß,
Christian

Ok, nach diversen Beiträgen seid ihr Euch also doch beide einig, dass es im 16-bit Modus kein A0 gibt und die entsprechende Busleitung in Wahrheit A1 führt. Ob die ECB-Definition das auch so meint, weiß nach wie vor keiner. Schöner wäre es, aber nicht codekompatibel.

Damit ist es klar, dass eine 8/16-bit-Umschaltung gestorben ist, der Schaltungsaufwand (egal ob CPLD oder TTL) lohnt auf der CPU-Karte einfach nicht. Es wäre maximal möglich, im Layout eine doppelte Reihe Durchkontaktierungen vorzusehen, wo die Verschiebung stattfindet. Wer eine 8-bit Karte (statt des nicht mehr erhältlichen 68008) bauen möchte, könnte die verschobene Verbindung trennen und statt dessen 1:1 Brücken einlöten.

Auf Seite der RAM-Karte ist keine Umschaltung nötig. Man benutzt einfach die ungerade Bank nicht, wenn man nur 8 bit braucht. Zieht man (hochohmig) DS0 auf low und DS1 auf high, wird bei nicht belegter Reihe b immer die gerade Bank selektiert.

Michael

Zitat: Ok, nach diversen Beiträgen seid ihr Euch also doch beide einig, dass es im 16-bit Modus kein A0 gibt und die entsprechende Busleitung in Wahrheit A1 führt. Ob die ECB-Definition das auch so meint, weiß nach wie vor keiner. Schöner wäre es, aber nicht codekompatibel. Damit ist es klar, dass eine 8/16-bit-Umschaltung gestorben ist, der Schaltungsaufwand (egal ob CPLD oder TTL) lohnt auf der CPU-Karte einfach nicht. Es wäre maximal möglich, im Layout eine doppelte Reihe Durchkontaktierungen vorzusehen, wo die Verschiebung stattfindet. Wer eine 8-bit Karte (statt des nicht mehr erhältlichen 68008) bauen möchte, könnte die verschobene Verbindung trennen und statt dessen 1:1 Brücken einlöten. Auf Seite der RAM-Karte ist keine Umschaltung nötig. Man benutzt einfach die ungerade Bank nicht, wenn man nur 8 bit braucht. Zieht man (hochohmig) DS0 auf low und DS1 auf high, wird bei nicht belegter Reihe b immer die gerade Bank selektiert.

Ja ich denke die Lösung mit A1->A0 ist die einfachste, und die geringe Softwareanpassung sollte im Rahmen sein. Für 8bit Karten muss die Adresse dann verdoppelt und 1 addiert werden. Ist nicht schön, aber erträglich. Bei Intel-Architekturen ist das wegen der Little-Endian-Speicherreihenfolge anderes, dort stellt D7-D0 das MSB dar.

Zu der Ramkarte .. wenn die ECB-Belegung benutzt wird muss immer die UNGERADE Bank verwendet werden. Dies ist aber auch möglich indem man RDH/WRH mit Pullups versieht, dann wird diese nie selektiert. RDL/WRL sind im 8bit System WR/RD und werden sowohl bei geraden als auch ungeraden Adressen aktiviert, da nun A0 wieder an A0 liegt, werden auch die Bytes sauber hintereinander gelesen und geschrieben.

Ich favoriesiere nach wie vor meine Lösung mit RDL/RDH/WRL/WRH. Dies macht auch die RAM-Karte schön einfach, da man RDx/WRx recht einfach direkt an OE/WE klemmen kann, bei ROMs muss WE/PGM eben via Jumper auf VCC gelegt werden.

Die Adressdekodierung muss dann nur MREQ auswerten, und mit einem Vergleicher noch die oberen Adressleitungen.. den Rest erledigt klassich ein 74x138... bei der DS Lösung muss unterschieden werden, ob mit den klassischen RD/WR Steuerleitungen oder den 16bit Zusatzsignalen gearbeitet wird. Ein CPLD halte ich bei einer RAM-Karte für Overkill

Gruß,
Christian

Wird beim mc68k nicht D0-D7 benutzt, wenn ich auf die Adresse 0 byteweise zugreife? Endianness bezieht sich doch nur auf die Reihenfolge der Bytes von Integers.

Was Du zu DS sagst, verstehe ich auch nicht. DS0 ist halt ein Teil von CE der einen Hälfte und DS1 geht in CE der anderen Hälfte ein, d.h. Du brauchst RAMs, die neben CE noch ein CE2 haben, nimmst zwei 138er oder verknüpfst die Ausgänge des 138 mit DS, um CE für beide Hälften zu bekommen.

Nur wenn die Karte auch in 8-bit-Systemen laufen soll, musst Du MREQ/RD/WR nehmen und selbst verknüpfen. Reine 16-bit-Karten können sich da schon der dekodierten Signale bedienen.

Michael

Nein, der M68k hat greift mit D15-D8 auf die geraden Adressen und mit D7-D0 auf die ungeraden zu. Darum tendiere ich ja zu RDH/RDL/WRH/WRL da die xxH Signale fest D15-D8 und die xxL Signale fest D7-D0 zugeordnet sind.

Zitat:
--------------------------------------------------------------------------------


Ok, nach diversen Beiträgen seid ihr Euch also doch beide einig, dass es im 16-bit Modus kein A0 gibt und die entsprechende Busleitung in Wahrheit A1 führt. Ob die ECB-Definition das auch so meint, weiß nach wie vor keiner. Schöner wäre es, aber nicht codekompatibel.

Damit ist es klar, dass eine 8/16-bit-Umschaltung gestorben ist, der Schaltungsaufwand (egal ob CPLD oder TTL) lohnt auf der CPU-Karte einfach nicht. Es wäre maximal möglich, im Layout eine doppelte Reihe Durchkontaktierungen vorzusehen, wo die Verschiebung stattfindet. Wer eine 8-bit Karte (statt des nicht mehr erhältlichen 68008) bauen möchte, könnte die verschobene Verbindung trennen und statt dessen 1:1 Brücken einlöten.

Auf Seite der RAM-Karte ist keine Umschaltung nötig. Man benutzt einfach die ungerade Bank nicht, wenn man nur 8 bit braucht. Zieht man (hochohmig) DS0 auf low und DS1 auf high, wird bei nicht belegter Reihe b immer die gerade Bank selektiert.


--------------------------------------------------------------------------------



Ok, damit kann ich leben
Es ist wahrscheinlich eh so, dass man bei 16Bit bleibt, wenn man einmal so weit ist.
Ich dachte mit der 8Bit Unterstützung nur an alle, die eben nicht gleich alles umrüsten wollen, aber für 16Bit nachher nicht gleich die CPU Platine neu machen wollen. Da ist die Lötbrückenlösung vielleicht gar nicht so schlecht !

Wie sieht es eigentlich mit dem Monitor aus ? Soll der gleich mit auf die CPU Platine (+2 EPROMs 8bit oder 1EPROM 16Bit = schwerer zu bekommen)?
Ich überlege nur deswegen, weil ich in meinem Fall sonst 1MB für den Monitor auf der FLASH/RAM Karte "verschrotten" würde...

Grüsse
Torsten H.

Ich ahne, warum dann beim NKC D8-D15 für den alten 8-bit Teil des Adressraums benutzt sein soll und bin auf einmal auch dafür, das so zu machen.

DS0 meint jedenfalls das, was auf dem ECB-Bus D0-D7 ist, und schließt man da D8-D15 an, dann muss man die Adressen im Vergleich zu 8-bit-Code wirklich nur verdoppeln und NKC-Software läuft ohne Änderungen.

Da tun sich Abgründe auf, wie vieldeutig das Pinout gemeint sein könnte. An Deiner Stelle würde ich wirklich mal bei Kontron und Elzet fragen, ob sie Informationen zu dem Pinout haben, die über die Belegung hinaus gehen. Am Ende gräbt sonst doch noch wer alte Hardware aus und all die Mühe war vergebens.

Michael

Hm.. also sind damit alle Klarheiten beseitigt
Wir sollten also nochmal Brainstormen.
Wie sieht es mit einem Scan der originalen 68000 CPU aus, du kannst sie mir ja mal mailen, damit sollte auch kein Copyright verletzt werden da du es ja nicht veröffentlichst.

Torsten H.

Zitat: Wie sieht es eigentlich mit dem Monitor aus ? Soll der gleich mit auf die CPU Platine (+2 EPROMs 8bit oder 1EPROM 16Bit = schwerer zu bekommen)?

Es sind nur 8bit EPROMs möglich, da byteweiser Zugriff unterstützt werden muss. Ich dachte zunächst daran, diesen mit auf der CPU-Platinen unterzubringen, aber ich denke ohne Quadlayer wird das nichts. Bereits das obige Layout hat mich große Mühen gekostet um diese (magere) Packungsdichte zu erreichen.

Ich habe bereits einmal versucht mit PLCC zu routen, der Platzgewinn ist, da die Leitungsverlegung schwieriger wird, eher marginal. Zumindest zu gering um noch Speicher unterzubringen (ich verbiete keinem, es zu versuchen..)

Zitat:
--------------------------------------------------
Ich überlege nur deswegen, weil ich in meinem Fall sonst 1MB für den Monitor auf der FLASH/RAM Karte "verschrotten" würde...
----------------------------------------------------

Na und, der 68000er hat ja 16MB Adressraum, steckst halt noch eine Karte voll RAM dazu . Fxxxxx ist für I/O reserviert, also bleiben 15MB mit denen du spielen darfst

Aber ja, ich kann deine "Bedenken" nachvollziehen. Ich hätte den Monitor auch gern untergebracht, es hat aber nicht geklappt.

Zu den 16bit .. ich fange direkt mit 16bit an, daher interessiert mich der Aufwand nicht sooo sehr . Allerdings kann man ca. alles unverändert nutzen, wenn man RAM und CPU austauscht. Die IO funktioniert weiter, auch wenn die GIDE damit Schwachsinn wird

Gruß,
Christian

Gruß,
Christian

Schwachsinn würde ich nicht sagen. Wenn im Zuge dieses Projekts ein IDE-Interface entstehen soll, was in 8-bit und 16-bit Systemen benutzbar ist, dann wird GIDE sicher ein guter Startpunkt sein. So eine Karte hat dem NKC eigentlich immer gefehlt.

Michael

Ja klar, ich meine damit nur ein 8bit GIDE in einem 16bit System ist nuneinmal eher suboptimal .

Ich möchte nocheinmal konkret fragen. Können wir den Bus in seiner jetzigen Form einfrieren? Ergänzungen weiterer Signale auf freien Leitungen sind möglich, diese müssen dann aber "optional" sein, damit bisherige Karten weiter funktionieren. Mit der Lage von INT hattest du recht, dies habe ich korrigiert.

Gruß,
Christian

Moin Moin,

hmm, bin mal gespannt, wie du das Timming desIDE-Busses hinbekommst
Ich jedenfalls bin schon seit einiger (langer?) Zeit am fluchen
Auch meine GIDE läuft bisher leider nur an einigen NKCs einwandfrei, die 16Bit sind dabei das kleinste Problem

Übrigens scheint es mit praktisch jeder IDE Konstrukion (zumindest mit allen die ich bis jetzt im Netz gefunden habe) das gleiche Problem zu geben.

Ich hab mich seit einiger Zeit mehr auf SD-Cards verlegt, das SPI-Interface ist so schööön einfach

-----------------------
Gruß
-=jens=-

Hallo,
wenn ihr Teile aus den NKC Bücher scannen und ins Netz stellen wollt.... kein Problem, Rolf Dieter hat mir versichert, das alles Frei ist... ausserdem Hardwarebeschreibung der 68000er CPU unter http://www.schuetz.thtec.org/NKC/doku/CPU68000.pdf
alles weitere zum NKC unter www.schuetz.thtec.org
Ja es gibt eine 2.te Seite zum NKC!!!
Gruß
Hans- Werner

-----------------------
Ob 8bit oder 16 oder 32 ist doch egal, Haupsache selbstgebaut!

Zitat: Können wir den Bus in seiner jetzigen Form einfrieren? Ergänzungen weiterer Signale auf freien Leitungen sind möglich, diese müssen dann aber "optional" sein, damit bisherige Karten weiter funktionieren.

Die Frage ist, ob Du eine cerker68k-16-bit-ECB-Erweiterung bauen willst, oder herausfinden, wie Kontron das definiert hat und das dann nachbauen.

Ich denke, wir haben nun alle Variationen erörtert, wie es spezifiziert sein könnte, und wissen, dass das Pinout viel zu viel Raum für Interpretationen läßt. Als nächstes wäre viel fragen und in der Bibliothek wühlen angesagt, wenn man keine Insellösung will. Auf der russichen Seite steht als Referenz:

One issue of the magazine computer-technik (c"t) in 1984 and Gerd Wilken

Das könnte neben Kontron und Elzet ein Anfang sein. Ich kann nämlich nicht behaupten, dass der ganze Rest der Signale mir klar wäre und ich glaube, die sind alle active low, auch wenn's nicht dran steht, weil es bei DS0 und DS1 nicht dransteht, die aber so definiert sind, und es zum Z80 halt passt. Das muss aber eigentlich rauszukriegen sein.

Michael

Die seltsame Kontronerweiterung ist mir nach wie vor einfach suspekt. Interessant wäre sowas nur wenn es noch ein BEDEUTENDES Angebot an fertiger 16bit ECB-Hardware gäbe. Das ist jedoch nicht der Fall. Was mich an der Erweiterung stört ist das es mehrere Signale für den selben Zweck gibt, z.B. was 8bit Transfers auf D7-D0 angeht. Der NKC-ECB ist ja ebenfalls nicht 100% normgerecht.

Weiterhin habe ich jetzt schon Probleme mit dem Layout bekommen, ich habe keine Ahnung wo ich weitere 4 Leitungen entlanglegen soll. Dieses Problem hat mich leider bereits gezwungen auf IRQ [1-7] zu verzichten .. und Quadlayer ist keine Alternative, einen PLCC 68000 zu verwenden bringt nichts da bereits an den Bustreibern eine Engstelle auftritt.

Gruß,
Christian